找到 “中心出线” 相关内容 条
  • 全部
  • 默认排序

焊盘出线需要优化一下2.焊盘中心出线至外部才能拐线处理,避免生产出现虚焊3.器件摆放尽量对齐处理4.差分走线不满足差分间距规则5.差分对内等长5mil6.器件干涉7.走线没有连接到过孔中心,存在开路8.注意走线不要任意角度USB2.0注意差

90天全能特训班18期-allegro-邹信锦-USB

锯齿状等长不能超过线距的两倍很多差分都存在相同的问题,后期自己修改一下2.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊3.CC1属于重要信号,需要加粗处理4.ESD器件尽量靠近座子管脚放置5.差分出线要尽量耦合6.器件摆

90天全能特训班18期-allegro-觅一惘-USB3.0

地网络在GND层欧通进行连接2.TX和RX要分别进行等长,误差100mil3.差分走线不满足差分间距要求4.锯齿状等长不能超过线距的两倍5.差分出线要尽量耦合6.差分对内等长误差5mil7.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避

90天全能特训班18期-allegro-翁杰-百兆

分割地尽量满足1mm,有器件的地方不满足可以忽略2.跨接器件旁边尽量多打地过孔3.差分线需要优化一下,尽量从焊盘拉出在走差分差分出线方式都需要再尽量优化一下4.晶振需要包地处理,晶振下面不要走线,不要放置器件5.焊盘出现不规范,焊盘中心出线

90天全能特训班18期AD -李阳 -千兆网口

1.485需要走内差分2.差分对内等长误差5mil3.焊盘出现不规范,尽量从焊盘中心出线4.地分割间距要满足1mm,跨接器件旁边尽量多打地过孔5.电感所在层的内部需要挖空处理6.输出尽量铺铜处理,满足载流7.此处反馈线尽量打孔走底层8.走线

90天全能特训班15期 AD-彭子涵-达芬奇

焊盘出线需要优化一下,尽量从焊盘中心出线,自己调整一下2.此处走线需要优化一下3.电容尽量靠近管脚放置,地网络就近打孔4.此处一层连通,无需打孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫

90天全能特训班18期AD-李阳-HDMI

相同网络的铜皮和走线没有连接在一起,后期自己调整一下铜皮属性重新铺铜2.走线未从焊盘中心出线,存在开路3.存在短路4.贴片器件焊盘需要放置top层,后期自己重新处理一下5.电感所在层的内部需要挖空处理6.pcb上存在多处DRC,后期自己更改

90天全能特训班17期 AD -等时光嘉许 -DCDC

电容按照先大后小顺序排列2.采用单点接地,只用在芯片中心打孔进行回流3.反馈从最后一个电容后面取样,10mil即可,走线尽量远离电感4.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊5.走线尽量不要有任意角度6.MOS尽量

90天全能特训班18期pads-江恒-DCDC

电源座子需要超出板框放置2.存在开路3.采用单点接地,此处可以不用打孔,只用在散热焊盘上打孔即可4.尽量从焊盘中心出线5.电源输出电容应该先打后小6.电容位置错误,这是第二路电源的输入电容,应该放在后面7.走线尽量不要有锐角,后期自己调整一

90天全能特训班18期-allegro-觅一惘-DCDC

焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊2.差分线处理不当,锯齿状等长不能超过线距的两倍3.差分对内等长误差5mil4.此处需要经过ESD器件在到USB座子5.地网络直接就近打孔即可以上评审报告来源于凡亿教育90天高

90天全能特训班18期AD-李阳-USB3.0