- 全部
- 默认排序
在高速设计中,基于时序的考虑通常要对信号做线长匹配。对于Allegro PCB设计者来说,我们在等长的时候经常会提到x-net,利用x-net功能我们能够很快的计算多点拓扑结构等长长度,并且还能够计算数据组等长误差,很是方便,但是我发现在给很多学员教学的过程中,很多人不清楚这个功能的使用,那么我们这次抽时间弄成一个专题来详细的给大家讲解一下。
我这个以太网差分对串接电容,我设置为x-net模型,然后差分对等长设置,画过线后不显示等长数据,也没DRC报错为什么
全站最新内容推荐
- 1Intel:2030年全球50%半导体由美欧制造
- 2全球首款有256核心的处理器正式发布!
- 3施密特触发电路、单稳态电路、多谐振荡电路
- 4BGA焊点容易氧化,是什么原因?
- 5VKL128点阵式液晶显示IC高抗干扰液晶段码屏驱动
- 6通过 SmartConnect 技术简化 IP 集成,XCKU15P-1FFVA1760E、XCKU15P-2FFVA1760E现场可编程门阵列规格参考
- 7永嘉微超强抗干扰触控VK36N5D五键触摸触控芯片,适用于家电触摸感应IC等等
- 8电路设计:如何提高信号链前端增益?
- 9FPGA应用,XCKU5P-2FFVA676E XCKU5P-L2FFVB676E XCKU5P-3FFVB676E能够驱动 16G / 28G 背板的收发器
- 10走进电子材料,了解N型半导体