扫码关注
- 全部
- 默认排序
ORCAD17.4原理图检查 电气规则检查参数设置ØCheck single node nets：检查设计中的单端网络；ØCheck no driving source and pin type conflicts：检查器件属性无源管脚与有源管脚的连接是否正确；ØCheck dup
背钻其实就是控深钻比较特殊的一种，在多层板的制作中，例如12层板的制作，我们需要将第1层连到第9层，通常我们钻出通孔（一次钻），然后陈铜。这样第1层直接连到第12层，实际我们只需要第1层连到第9层，第10到第12层由于没有线路相连，像一个柱
GRE是Global Route Environment的缩写，中文意思为全局布线环境，运用具备阶层化意识的全面绕线引擎与图形式互连流程规划程序。通GRE技术在短时间就可以开发出包含众多互连总线与芯片引脚数的复杂且高速的设计组件。此外，运用
答：我们在使用OrCAD软件进行原理图的绘制，会发现这样的一个问题，初始放置出来的器件的，器件编号是正常的，我们进行修改一下之后呢，器件编号下边就会出现一个下划线，这个下划线表示，我们这个器件编号是修改过的，做一个记号。这时候我们需要对整个设计文件中器件编号进行一个重新排列，而我们又想我们自己修改过的位号不进行改变，我们只需要在进行位号重新排列的时候，勾选上“Preserve User Assigned Valid References”选项，则重排后此器件的编号不会改变，如图3-234所示：&
答：我们在进行原理图设计或者是进行PCB设计，都会遇到这样的问题，需要降低设计文件的版本，我们这里讲解下，OrCAD软件设计的原理图如何去降低原理图的版本，操作的步骤很简单，我们这里列举一下操作的步骤：第一步，需要选中降低原理图的根目录就是DSN文件，如图3-212所示，选中之后，点击鼠标右键，Save As，就可以存为低的版本； 图3-212 原理图另存低版本示意图第二步，在弹出的界面中，如图3-213所示，在保存类型那一栏可以选择低的版本，一般是存为16.2的版本，这样就存为了低的
答：在使用OrCAD软件绘制原理图的时候，为了使原理图绘制的美观一些，有时候也希望像PCB设计一样，将所有的器件都进行对齐，这里我们给大家介绍下，原理图器件对齐的方法，方便大家在原理图设计的时候也可以将元器件进行对齐。第一步，首先，我们在一张原理图上放置四五个电阻器件，如图3-205所示，一共是6个电阻，我们放置的时候都不是对齐的； 图3-205 电阻放置示意图第二步，框选需要对齐的器件，然后执行菜单命令Edit-Align，对齐的命令，如图3-206所示，就可以对元器件对
答：在使用OrCAD软件输出Allegro第一方网表，出现如下错误：#1 ERROR(ORCAP-36055): Illegal character in \hj-am13-mb-v0.0.0(a10)\.解决的办法如下所示：第一步，错误的提示标明的含义的表示有非法字符， 跟这个的就是一串的非法字符，我们要做的就是把非法字符改掉；第二步，首先定位非法字符的位置，选中原理图根目录，在搜索栏输入* 非法字符*进行搜索，这个就是* hj-am13-mb-v0.0.0(a10)*,如
在我们PCB设计中，板框很多时候都会是不规则的异形板框，可是在AD中并不能把它制作出来设置成为板框，这个时候我们就需要去从CAD中导入我们所需要的异形图形进来从而形成异形板框。
反射(reflection)和我们所熟悉的光经过不连续的介质时都会有部分能量反射回来一样，都是信号在传输线上的回波现象。此时信号功率没有全部传输到负载处，有一部分被反射回来现象。
各位小伙伴大家好，CADence Allegro 软件一直以来，都能够支持3D PCB的模型制作和预览功能，但是一直以来立体感和视角的效果都不够理想。为了能够给工程师更加直观的PCB立体设计体验，CADence做了很大的努力。从Allegro 17.2开始，Allegro已经能够支持立体的三维PCB设计和交互预览功能，能够让工程师在三维模式下进行交互Layout。今天我们将来一起体验学下逼真的3D功能吧。
全站最新内容推荐
