- 全部
- 默认排序
电路设计初始阶段原理图
电路原理图设计阶段是一个产品设计的开始阶段,也是折腾时间最长的阶段,可以说是和PCB设计、修改时间相当的阶段。通过不断的修改电路原理图,最终确定原理图方案,达到产品的定型。因此,电路原理图可以说是一个电子产品的构架和灵魂. 在原理图电路设计中,要做到标号统一,通常表现为标号位置统一,显示信息统一。特别的,电阻、电容、电感等元件,每一个类型的元件更要标号统一。 一般来讲,进入SCH设计环境之后,需要经过以下几个步骤才算完成原理图的设计:
在Logic软件中使用Bus总线的时候,有以下几个注意事项:第一,总线不是强制使用的,不使用总线也是可以的,使用总线构架是使得原理图更加清晰,分析原理图更加透彻,第二,总线命名方式一定要按照如 Busname[00:24]这种方式,然后信号分支网络标号的命名方式与总线保持一致。
在布局原理图时,布局布线完成后,为了方便辨认器件,经常会把器件的位号值改大,但是一个一个修改会很浪费时间,那么如何批量修改位号的字体大小呢?
No ERC检查点即忽略ERC检查点,是指该点所附加的元件管脚在进行ERC检查时,如果出现错误或者警告,错误或者警告将被忽略过去,不影响网络表的生成。忽略ERC检查点本身不具有任何的电气特性,主要用于检查原理图