差分对内等长凸起高度不能超过线距的两倍2.焊盘出线可以在优化一下3.差分走线需要按照阻抗线宽线距进行走线4.pcb上不要存在stub线5.注意差分对内等长误差5mil6.存在多处开路，后期自己检查一下drc7.过孔到焊盘间距太近，间距最少6

答：在上述的问答中，我们详细讲述了多层板应该如何进行层叠设置，并没有涉及对整个PCB板的阻抗设计，这一问呢，我们就介绍一下如何在Allegro软件中，输入参数，简单的对阻抗线宽做一个大概的估算，具体操作如下：

计算出来的阻抗线宽，走线是按W1还是W2的宽度走线？

网口差分需要进行对内等长，误差5mil2.走线需要优化一下，尽量不要出现直角3.差分出线要尽量耦合4.差分焊盘出线尽量从四角出线，后期自己优化一下5.差分需要按照阻抗线宽线距走线，避免后期造成阻抗突变6.存在多处drc7.时钟信号包地，尽量

差分需要按照阻抗线宽走2.跨接器件旁边要多打地过孔，间距建议2mm,有器件的地方可以不满足3.变压器需要所有层挖空处理4.网口除差分信号外，其他的都需要加粗到20mil，尽量单独打孔，器件靠近管脚摆放5.差分信号焊盘出线需要在优化一下6.晶

差分线要按阻抗线宽线距要求耦合走线网口到芯片的差分都需要优化，后期自己好好理解差分，然后走线需要调整一下2.器件摆放尽量中心对齐处理3.走线需要优化一下，不要有锐角4.TX分组错误5.注意等长蛇形走线尽量45度，不要直角6.除了散热过孔，其

1.485需要走类差分处理或者加粗2.模拟信号需要一字型布局，走线需要加粗，并包地处理3.晶振需要走类差分处理晶振走线都需要优化一下4.差分走线需要按照阻抗线宽线距要求走，后期自己优化一下5.注意地分割，模拟地不要进去数字地里面，分割间距1

差分走线不符合规范，要按照差分阻抗线宽线距进行走线2.对内等长凸起高度不能超过线距的两倍3.差分走线需要在优化一下4.此处存在短路5.存在多处开路6.一层连通不用打孔，差分要按照阻抗线距走线7.时钟信号尽量单根包地处理8.差分对内等长误差5

注意差分出线要尽量耦合，走一起2.注意差分走线需要按照阻抗线宽线距走线，否则容易产生阻抗突变3.打孔要打在ESD器件前面4.走线一层连通不用打孔差分需要进行对内等长，误差5mil差分对内等长凸起高度不能超过线距的两倍注意器件摆放不要干涉一脚

走线尽量不要从器件中心穿，间距太近，后期容易造成短路2.USB 5V供电，电容先大后小摆放3.数据线之间等长需要满足3W间距4.注意过孔不要上焊盘，差分出线要尽量耦合5.差分走线不满足阻抗线宽，对内等长凸起高度不能超过线距的两倍6.WIFI