找到 “长度” 相关内容 条
  • 全部
  • 默认排序

FPGA · DDR接口 · 拓扑结构DDR颗粒一多,地址线为什么不能照着数据线布?先分清3种拓扑拓扑先决定支路、负载与到达顺序,长度只是后续约束的一部分DDR 的数据通道与地址/命令/时钟网络承担不同连接关系。数据往往按局部接口点到点连接

80 0 0
DDR颗粒一多,地址线为什么不能照着数据线布?先分清3种拓扑

PCB设计 · 串扰 · 3W原则线间距拉到3W就不会串扰?先搞清楚W指什么,以及它解决不了什么3W 是布线起点,不是脱离叠层与边沿条件的保证书把两根线的中心距拉到三倍线宽,通常能减弱线间耦合,但它不是一个与叠层、边沿速度和平行长度无关的固

线间距拉到3W就不会串扰? 先搞清楚W指什么,以及它解决不了什么

差分布线 · 对内时延 · 局部补偿差分蛇形只补一根,为什么反而更糟?补偿的是到达时间差,不是给一根线随意加长度 差分对内存在偏差时,局部补偿确实可能只调整其中一根线;问题不在“能不能单根补”,而在补偿区是否短小、是否仍与另一根保持受控耦合

差分蛇形只补一根,为什么反而更糟?

请问各位大佬:TF数据线和时钟线等长,这种情况如何处理有一根数据线较长,这时还是以时钟线长度为基准吗

最近在画板子很多USB接口,都是差分线,差分线会走,在AD里面快捷键P+I就可以走差分线了,但是差分线两端直接走线过去的长度可能需要绕一下才能达到另一端。问题1:如果一对差分线,其中一条需要绕一下才能和另一条等长,那么怎么只绕其中一条,而另一条不饶呢?问题2:以前的差分线都是直接走常规线,一条一条的

用AD的from to生成得到路线的长度是2496mil,而用chrt+H选中这条线,然后测量线的长度为2568mil,为什么会相差那多的???

无意间闯入了大神的论坛,感谢大神指导!目前跟随大神的脚步在学习AD,89C51开发板视频学习中,有2个疑问:1.尺子工具测完后会有长度标示类的文本(主要是AD17.1.5版本会出现,怎么进行相关设置)2.双层板走线换层这一块具体怎么用,百度了下按*号后层为单层模式,不知道怎么切换回所有顶底两层都显示

AD09在新建的原理图库中怎么批量更改一个元器件的引脚长度

用AD16画等长时 ,地址线已经都连接上了,但是显示长度都为0,怎么解决呢?

ad15如何走指定角度的线啊,比如说走100度的走线,具体应该怎么做呢。还有画差分线时,如何实时显示走线长度呀。