泪滴间距告警，怎么从规则上面取消？怎么设置？只针对此处进行处理，大神给支招啊，在此谢过！

GRE是Global Route Environment的缩写，中文意思为全局布线环境，运用具备阶层化意识的全面绕线引擎与图形式互连流程规划程序。通GRE技术在短时间就可以开发出包含众多互连总线与芯片引脚数的复杂且高速的设计组件。此外，运用

了解eMMC芯片eMMC芯片是一种集成了闪存存储器和控制器的嵌入式多媒体卡（Embedded MultiMediaCard）芯片，其主要应用于移动设备，如手机、平板电脑，可以用于存储操作系统、应用程序、数据和图像等，eMMC芯片是否支持某种

寄生电容是指电感，电阻，芯片引脚等在高频情况下表现出来的电容特性。实际上，一个电阻等效于一个电容，一个电感，一个电阻的串联，低频情况下表现不明显，而高频情况下，等效值会增大。在计算中我们要考虑进去。ESL就是等效电感，ESR就是等效电阻。不管是电阻，电容，电感，还是二极管，三极管，MOS管，还有IC，在高频情况下要考虑到等效电容值，电感值

以 Micron公司容量为512Mb(512兆位),规格为8M×16×4的某款 SDRAM为例,介绍 SDRAM的引脚定义。(1) CLK:时钟信号,为输入信号。 SDRAM所有输入信号的逻辑状态都需通过CLK的上升沿采样确定。(2) (2)CKE:时钟使能信号,为输入信号,高电平有效。CKE信号的用途有两个,其是关闭时钟以进入省电模式,其二是进入自刷新( SELF REFRESH)状态。CKE无效时,SDRAM内部所有与输入相关的功能模块停止工作。在电路设计中需注意,应为C

GRE是Global Route Environment的缩写，中文意思为全局布线环境，运用具备阶层化意识的全面绕线引擎与图形式互连流程规划程序。通GRE技术在短时间就可以开发出包含众多互连总线与芯片引脚数的复杂且高速的设计组件。此外，运用

主控芯片引脚间太近了,DRC报错一大堆AD里面如何取消同一器件引脚距离检查？

Orcad画电路仿真时，芯片引脚什么都不接，只是用名称显示出来怎么画》BATOK