- 全部
- 默认排序
No ERC检查点即忽略ERC检查点,是指该点所附加的元件管脚在进行ERC检查时,如果出现错误或者警告,错误或者警告将被忽略过去,不影响网络表的生成。忽略ERC检查点本身不具有任何的电气特性,主要用于检查原理图
我的是ad15,在做网络报表时只有如图四个选项卡,求高手指导(我装了ad19之后是有protel选项的,另外我ad14,15都试了,这两个版本都没有)
利用Altium Designer设计硬件电路时,如果需要硬件电路设计的印刷电路板比较简单,可以不参照硬件电路设计流程而直接设计印刷电路板,然后手动连接相应的导线,以完成设计。但对于复杂硬件电路设计时,可按照设计流程进行设计。1. 准备原理图与网络表
请问这种错误要怎么解决,按工具里的复位错误标志可以取消,但在最后检查时还是会报错,来回导入好几次都是这样,怎么解决,求解答
硬件高手的网表妙招
网表也称网络表,顾名思义,就是网络连接和联系的表示,其内容主要是电路图中各个元件类型、封装信息、连接流水序号等数据信息。在使用Altium Designer进行PCB设计时,可以通过导入网络连接关系进行PCB的导入。当今几大主流PCB设计软件都支持Altium Designer格式网表导出,这也极大地提高了Altium Designer对其他类设计软件的兼容性,如图8-10所示。
若原理图非Logic格式,是其他软件生成的.ASC文件导入,设计中有更改,需要更新PCB,则可利用ECO网络对比功能,进行PCB的更新。1)执行菜单命令“工具-对比/ECO”,如图5-73所示。将当前正在设计的PCB文件和更新中的PCB对比