找到 “等长” 相关内容 条
  • 全部
  • 默认排序

差分走线需要保持耦合从过孔内拉出:此处差分亚需要重新拉出耦合走线,并且差分对内等长需要注意规范:注意高度要小于2S。板上多余线头删除掉:其他的没什么问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以

AD-全能22期-申存湛-第3次作业-RJ45百兆网口的PCB设计

注意变压器除差分信号外,其他信号走线需要加粗处理2.电容尽量靠近管脚均匀摆放3.地网络需要就近打孔,连接到地平面4.注意晶振需要包地处理5.走线间距太近,后期容易造成短路,自己后期优化一下走线路径6.走线等长线之间需要满足3W规则7.时钟信

allegro弟子计划-曾钰-千兆网口

差分走线不符合规范,要按照差分阻抗线宽线距进行走线2.对内等长凸起高度不能超过线距的两倍3.差分走线需要在优化一下4.此处存在短路5.存在多处开路6.一层连通不用打孔,差分要按照阻抗线距走线7.时钟信号尽量单根包地处理8.差分对内等长误差5

90天全能特训班20期 AD-杨文越-百兆网口

器件布局的时候尽量注意下对齐:上述一致原因,尽量整体中心对齐:差分信号打孔换层两侧都要打上地过孔:还存在飞线:建议每组差分信号包地处理:注意过孔的间距保持,避免把内层平面割裂:注意差分对内等长的GAP长度规范:差分对内等长误差为5MIL:以

Allegro-全能20期-行人-Allegro第4次作业usb3.0模块作业

百兆:变压器内部要挖空:差分走线连接到过孔要耦合:上述一致问题:过孔打在焊盘上了:注意扇孔方式:这种死铜去掉:整板大面积死铜:RX TX之间要用GND走线分组开:差分对内等长误差5MIL:千兆:跨接器件两边可以多打点地过孔:机壳地与电路地之

全能20期- AD-邹旭百兆网口,千兆网口作业

1.差分对内等长错误,按照规范图片要求等长2.单端控50欧姆差分控100欧姆阻抗,做四层板中间层为参考平面3.sclk不是差分信号,不要走差分布线,走单端线控50om4.差分出焊盘尽快耦合,用差分布线5.存在飞线没有连接6.差分组对间需要等

90天全能特训班19期-HDMI 作业

1.注意差分走线要满足差分间距规则这个电源尽量在电源层处理,增大走线宽度线尽量走直线,不勾等长的在后边进绕蛇形电容靠近管脚摆放,一个管脚一个以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联

90天全能特训班20期 AD -孔傲涵-HDMI

确认一下此处输出是否满足载流,后期自己加宽走线2.电容尽量靠近管脚摆放,尽量均匀摆放3.走线可以在优化一下,尽量不要有锐角4.存储器要分组走线,同组同层,需要等长处理,误差100mil5.走线注意拓扑结构,这个应该是采取菊花链的走线方式,后

邮件评审-퓚퓮퓐퓪퓲-4层板

个别器件注意整体对齐:注意等长线之间需要满足3W间距原则:没满足的都自己优化下。数据线组内也需要满足3W:差分对内等长误差为5MIL:其他的没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问

Allegro-全能19期-邹测景-第六次作业-两片DDR

注意绕蛇形不要有直角2.差分线等长凸起高度不能超过线距的两倍3.存在多余的走线4.过孔不要上焊盘5.VREF的电源信号走线最少要加粗到15mil以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫

90天全能特训班19期 allegro - lrz-2DDR