找到 “挖空” 相关内容 条
  • 全部
  • 默认排序

晶振里面需要挖空地吗就这样子可以吗

注意等长线需要满足3W规则2.此处铜皮可以在加宽一些,尽量加大载流能力3.电感所在炒年糕的内部需要挖空处理4.其他没什么问题以上评审报告来源于凡亿教育邮件公益作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://ite

邮件-allegro-张建-CORE-BOARD-作业评审

电源主干道的器件注意整体中心对齐:此处输入电源主干道器件完全没有中心对齐放置:铺铜不要直角,尽量都钝角,优化下,类型情况的都自己检查修改下,不一一截图出来:电感当前层内部需要挖空处理:反馈信号没有连接上,连接到最后输出电源处:铜皮没有赋予网

AD-全能21期-杨文越-第一次作业 DCDC模块PCB设计-20期成员

此处已经铺铜就不用再走线连接:电感内部的当前层挖空处理:其他的也一样,自己去修改。器件就近放,不要路径那么长:此处一个孔是否满足载流,可以多打一个:都看下LDO电路的信号线宽是否满足载流,不满足的出焊盘之后加粗宽度:这边也一致:其他的没什么

Allegro-全能20期-史珊-第2次作业-PMU模块的pcb设计

注意调整下配置电阻电容的位置,优先于主干道上的器件:注意电感的挖空区域 ,焊盘上面不用挖掉:注意顶层整板铺上GND铜皮,将GND网络全部连接起来:注意铺铜不要有直角,优化为钝角:注意走线规范,焊盘拉出6MI之后再拐线拉下来:此处铺了铜就不用

AD-全能20期-第一次作业DCDC模块PCB设计

百兆:变压器内部要挖空:差分走线连接到过孔要耦合:上述一致问题:过孔打在焊盘上了:注意扇孔方式:这种死铜去掉:整板大面积死铜:RX TX之间要用GND走线分组开:差分对内等长误差5MIL:千兆:跨接器件两边可以多打点地过孔:机壳地与电路地之

全能20期- AD-邹旭百兆网口,千兆网口作业

电感内部需要挖空处理这个器件需要调整一下不要放到电感下面图上还有未布线的网络和未布线的连接存在stub线头以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.

300 0 0
黎润舟-第二次作业PMU模块设计

电感所在层的内部需要挖空处理2.差分线处理不当,锯齿状等长不能超过线距的两倍3.走线未连接到过孔中心,存在开路4.VREF的线宽需要加粗到15mil以上5.焊盘需要开窗处理6.器件干涉7.此处出线载流瓶颈,自己加宽一下铜皮以上评审报告来源于

90天全能特训班17期AD -阿浩 -2DDR-作业评审

电感底部不能放置器件以及走线:把电容都可以塞到IC底部,自己布局处理下。底层器件注意对齐:电感内部挖空处理:IC焊盘扇孔注意下对齐:板上多余没网络过孔或者走线删除掉:GND铺了铜就不用走线连接了:以上评审报告来源于凡亿教育90天高速PCB特

Allegro-全能21期-我的瓜呢 allegro 第二次PMU作业

注意电感当前层内部挖空处理: 后期优化修改下。输入输出对应的GND如果做单点接地,连接在一起在中间的IC焊盘上打上地过孔即可: 反馈信号走8-10mil即可,不是电源信号: 电源连接的输入打孔数量跟GND对应上: 其他的没什么问题。

全能19期-Allegro-三岁-第一次作业-DCDC模块的PCB设计