找到 “弟子计划” 相关内容 条
  • 全部
  • 默认排序

电源反馈信号要从最后一个器件连线,过孔要打到最后一个器件后方焊盘出线避免从长边出线布线保持3w间距规则以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.ta

228 0 0
Allaegro-弟子计划-刘用华的DDR3-FLY BY 的pcb的设计作业

差分线对内等长凸起高度不能超过线距的两倍2.等长线之间尽量要满足3W规则,后期自己调整一下走线间距3.电源走线路径要尽量短,后期自己优化一下走线路径4.左右声道尽量单根包地5.差分走线要尽量耦合出线,后期自己调整一下地过孔6.注意天线部分挖

265 0 0
allegro 弟子计划-郭耀-RK3288

电源管脚拉出来之后加粗到15MIL:HDMI差分组 组内等长以及组跟组等长误差没问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.co

Allegro-弟子计划-黄婷婷-HDMI模块PCB设计作业

要求单点接地,gnd网络都连接到芯片下方打孔,其他地方不要打孔器件按照先大后小原则布局,先经过大器件在连接到小器件相邻电路大电感朝不同方向垂直放置大电感下方挖空所有层铺铜存在飞线,电源没有连通器件尽量中心对齐以上评审报告来源于凡亿教育90天

224 0 0
Allaegro-弟子计划-黄婷婷-DCDC模块PCB设计作业

布局没什么问题。拉出焊盘之后注意差分走线保持耦合,重新走下:差分打孔换层两侧打上地过孔,缩短回流路径:建议差分每组直接走GND线包地处理:差分从过孔拉出注意耦合, 连接处重新走下:差分组组内等长误差没什么问题了。以上评审报告来源于凡亿教育9

Allegro-弟子计划-李飞-USB3.0_TypeC的PCB作业

还有地网络并未处理,还有飞线:对应器件就近管脚放置:过孔数量根据载流大小计算下个数,再加2-4个过孔的裕量就可以了:底层器件尽量整体中心对齐放置:以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或

Allegro-弟子计划-李飞-PMU的PCB作业

晶振需要走内差分,包地处理2.注意焊盘出现规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊3.时钟信号尽量单根包地处理4.存在多处drc5.等长线之间需要满足3W间距6.变压器需要挖空所有层

allegro 弟子计划-黄婷婷-千兆网口

注意差分凸起高度不能超过线距的两倍2.差分走线需要优化一下3.时钟信号尽量包地处理4.电容尽量靠近管脚均匀摆放5.差分出线要尽量耦合,后期自己优化一下6.存在多处开路后期自己在顶底层铺上电源和地铜皮7.变压器需要挖空所有层处理

allegro 弟子计划-黄婷婷-百兆网口

这里底层也要铺铜这两个过孔没有和底层连接没有必要打的这个走线也是没有必要拉出来的,这样形成天线会有干扰以上评审报告来源于凡亿教育AD弟子计划特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taob

879 0 0
AD弟子计划周雅波PMU模块评审报告

Python标准库有超过200个模块,大部分工程师经常在程序中导入和使用,但总有部分好用的模块仍然没被注意到、今天凡亿教育为小伙伴们搜集了五个你可能不知道但很好用的Python模块。零基础小白如何成为Python工程师?来《弟子计划:Pyt

五个你可能不知道但很好用的Python模块