随着新技术带来的组装密度的大幅度增加，随着用户对设计生产周期不断缩短的需求，随着电子产品可靠性要求的提高及产品外包模式的实施，有力地推动着可制造性设计的发展。因此，设计师必须要具备DFM并行设计能力，掌握工艺规则和遵循禁限用工艺，让电路设计与可制造性要求高度匹配。

为了尽量减小单板设计的串扰问题，PCB设计完成之后一般要对线间距3W规则进行一次规则检查。一般的处理方法是直接设置线与线的间距规则，但是这种方法的一个弊端是差分线间距（间距设置大小不满足3W规则的设置）也会DRC报错，产生很多DRC报告，难以分辨

PCB设计：检查线间距时差分间距报错的处理方法 为了尽量减小单板设计的串扰问题，PCB设计完成之后一般要对线间距3W规则进行一次规则检查。一般的处理方法是直接设置线与线的间距规则，但是这种方法的一个弊端是差分线间距（间距设置大小不满足3W规则的设置）也会DRC报错，产生很多DRC报告，难以分辨，如图12-23所示。

前期为了满足各项设计的要求，我们会设置很多约束规则，当一个PCB单板设计完成之后，通常要进行DRC（Design Rule Check）检查。DRC检查就是检查设计是否满足所设置的规则。一个完整的PCB设计必须经过各项电气规则检查。常见的检查项包括间距、开路以及短路的检查，更加严格的还有差分对、阻抗线等检查。