找到 “加粗” 相关内容 条
  • 全部
  • 默认排序

网口除差分信号外其他的都需要加粗到20mi2.跨接器件两端需要多打地过孔3.晶振信号需要包地处理,下面尽量不要放置器件存在DRC报错注意等长线之间需要满足3W规则电源注意线宽尽量保持一致,满足载流以上评审报告来源于凡亿教育90天高速PCB特

90天全能特训班21期 allegro-LHY-千兆网口

电感所在层的内部需要挖空处理2.铺铜尽量包裹住焊盘,这样容易造成开路3.过孔不要上焊盘4.电感下面尽量不要放在器件,可以放在芯片下面5.此处需要加粗处理6.反馈需要走一根10mil的线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

90天全能特训班18期AD-郑海锋-PMU

输入主干道建议铺铜处理2.确认一下此处是否满足载流,建议主干道都铺铜处理3.滤波电容靠近输入管脚放置4.输出走线建议加粗,保证载流余量5.晶振需要走内差分,并包地处理,电容位置需要调整一下,晶振内部不要有别的信号线6.电源滤波电容需要靠近管

邮件-AD-李家申-PCB作业评审

网口差分需要进行对内等长,误差5mil2.差分走线要尽量耦合3.差分走线可以在进行一下优化4.时钟信号需要单独包地处理5.电容尽量靠近管脚摆放6.此处走线尽量与焊盘同宽,拉出来再进行加粗加粗尽量渐变,不要突然变很大7.中间可以多打过孔进行

90天全能特训班19期 AD - 蔡春涛-百兆网口

电感当前层的内部挖空处理:上述一致问题:注意不同地之间至少满足2MM间距:变压器信号除了差分信号,其他加粗20MIL走线:注意差分对内等长的GAP大于等于3W:焊盘扇孔注意对齐扇出:注意等长线之间满足3W间距原则可以调整下:注意的过孔之间的

全能18期-Allegro-觅一惘 第十次作业 DM642四层板

usb2.0差分出线要尽量耦合,你这个走线不满足差分间距规则电源走线需要加粗,或者铺铜处理3.0锯齿状等长不能超过线距的两倍,等长都需要再进行优化一下2.差分出线要尽量耦合3.打孔要打在ESD器件前面,先经过过孔,在到ESD器件4.地网络需

90天全能特训班18期AD-谭晴昇-USB

电感所在层内部需要挖空处理2.注意过孔不要上焊盘3.铺铜是尽量把焊盘包裹起来,否则容易造成开路4.pcb上存在两个网络未连接上5.此处为电源输入,走线需要加粗6.铜皮优化不到位,尽量不要有斜边7.还有多余的线头以上评审报告来源于凡亿教育90

90天全能特训班17期AD-赖维彬-PMU-作业评审

这些地方开路了没有连接这里过孔没有和铜皮进行连接,铺铜要选这一项散热焊盘上打的过孔需要双面开窗芯片管脚出线最粗只能和焊盘同宽,拉出焊盘后在加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码

674 0 0
 z同学-第三次作业-PMU模块的布局布线评审

电源输出主干道需要铺铜处理,满足载流2.LDO电源都需要加粗,与焊盘同宽拉出来再进行加粗3.电源输入主干道需要铺铜处理4.反馈需要从电容后面取样5.反馈器件需要靠近芯片管脚放置6.输出电容需要靠近管脚放置以上评审报告来源于凡亿教育90天高速

90天全能特训班18期 allegro -杨旭 -PMU

模拟信号需要一字型布局,单根包地处理2.晶振需要走内差分处理3.跨接器件旁边尽量多打地过孔,间距最少1mm,有器件不满足可以忽略,其他地方要尽量满足4.差分走线要尽量耦合5.百兆出差分信号外,其他信号都需要加粗到20mil6.模拟信号需要一

90天全能特训班18期 allegro -孟悦 -达芬奇