- 全部
- 默认排序
答:我们PCB布局完成之后,需要对网络进行扇出,一般空的管脚、空的网络不需要进行扇出,为了提高布线效率,我们会对空的网络进行高亮显示,具体的操作步骤如下所示:
答:使用allegro软件进行PCB设计,一般会使用约束规则辅助设计,当设计时有对象违反了设置的约束规则,软件会以DRC标记的形式提醒设计者。
答:在使用动态铜皮的时候,会出现对铜皮进行Update to Smooth完了,还存在Out of date shapes的现象,如图6-332所示:
答:使用allegro进行PCB设计时,一般我们不能将一个封装里的焊盘管脚单独移动,通常是整个封装一齐移动。如若需要将焊盘单独移动,可按以下步骤处理:
答:做PCB设计时,有些区域可以设置禁止铺铜,但是允许走线。第一步,点击Setup-Areas-Shape Keepout,在需要禁止铺铜的区域画好禁示区域,如图6-327所示;
答:第一步,点击Setup-User Preferences选项,如图6-325所示;
答:在设计PCB时,一般需要添加Mark点到PCB上,以方便PCB贴片。一般有2种方法可将Mark点添加到PCB上。
答:我们进行PCB设计完成以后,需要对板框进行标注,但是我们发现在啊标注的是,都是不显示单位的,只有一个数据,如图6-311所示,这样对查看者来说就不是很清楚。
答:使用allegro进行布线时,一般需要将走线从焊盘中心走出来,如果走线没从中心出来,可按以下步骤进行设置:
答:在做封装时,一般会添加2种类型的器件编号,即装配字符和丝印字符,这2种类型的器件编号分别是添加到Ref Des-Assembly_Top层、Ref Des-Silkscreen_top层。