扫码关注
- 全部
- 默认排序
近年来，电子设备的更新迭代速度加快，集成电路迎来了高速发展期，这也促使了FPGA及ASIC电路行业大火，越来越多的人选择FPGA行业，但有很多人都不知道FPGA开发中的软核、硬核、固核是什么？，今天我们来回答这个问题。IP核是具有知识产权核
1案例说明1. Kintex-7 FPGA使用SRIO IP核作为Initiator，通过AD9613模块采集AD数据。AD9613采样率为250MSPS，双通道12bit，12bit按照16bit发送，因此数据量为16bit * 2 * 250M = 8Gbps；2. AD数据通过SRIO由Kin
1 DDS IP概述直接数字合成器（DDS）或数控振荡器（NCO）是许多数字通信系统中的重要部件。正交合成器用于构造数字下变频器和上变频器、解调器，并实现各种类型的调制方案，包括PSK（相移键控）、FSK（频移键控（frequency shift keying））和MSK（minimum shift
这篇转自我的博客，软件版本为vivado2018.3与modelsim10.6d，后台回复可获得百度云下载连接。其他版本的软件也是同样的过程，只不过vivado与modelsim需要版本对应，不然编译会有IP出错。后半部分的自动化独立仿真是vivado2019.1与modelsim10.6d，但是前
FFT一．Xilinx FFT IP介绍1.总体特性 • FFT IP核支持复数的正逆傅里叶变换，可以实时配置变换的长度 • 变换的长度N=2m,m=3-16,即支持的点数范围为8-65536 • 数据和相位因子宽度都为8-34 • 支持三种算法类型 °
在无线通信、雷达以及卫星导航领域，我们常常面临一个尴尬的现状：学校里学了一堆傅里叶变换，工作中调用了无数个IP核，但一旦系统级的吞吐量上不去，或者信号失真严重，我们往往只能束手无策。最近和几个做基站物理层的朋友聊天，大家都有一个共同的感触：
IP核拿来就用，结果时序对不上、握手失败、数据全是乱码。别急着改IP，先查接口。第一步：时钟域先对齐接口对不上，八成是时钟没对齐。IP核跑100MHz，你的控制器跑50MHz，数据握手必然失败。先查IP文档里的时钟要求，再看你的时钟树分配。
