扫码关注
找到 “FPGA面试” 相关内容 条
- 全部
- 默认排序
1. 请问：对于找工作刷题，怎么看？热身有必要，但是规劝一句：题目是刷不完的。面试通过了，后面还得再工作15年。你咋刷？得想的长远些。做题不是终点。刷题，面试为了啥？建议刷题是补充，平时多积累数字IC/FPGA设计知识、技能。相关知识、技能见：zhuanlan.zhihu.com/p/352. 研究
1399 0 0
1、什么是Setup 和Holdup时间？答：Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time。如不满足set
952 0 0
"你用过哪些FPGA工具？"这个问题在FPGA岗位面试里出现频率很高。不少人回答起来特别快：Vivado、Quartus、ModelSim、ISE……然后就没了。面试官点点头，你等着下一题。说实话，这个回答能拿到的分数基本为零。跟EDA工具
264 0 0
最近帮几个准备FPGA面试的朋友整理题目，发现一个有意思的分歧：有人觉得状态机是面试必考，毕竟"手撕序列检测"几乎成了FPGA面试的保留节目；也有人坚持时序约束才是大厂筛人的核心关卡，不会写XDC基本过不了二面。两边都有道理。但到底哪个考得
260 0 0
全站最新内容推荐
