找到 “编译报错” 相关内容 条
  • 全部
  • 默认排序

Cadence Allegro两层视频教程入门零基础凡亿pcb实战视频套餐

Allegro零基础入门课程layout设计PCB实战视频字幕版

上周帮同事看项目,Vivado 编译报了一万多条时序违例。打开他 xdc 一看——时钟约束二十几条,假路径五百多条,各种命令混着上。问他都管什么,他沉默了半天。时序约束不是"加得多"就安全,是"加得准"才有用。一、时序约束到底管什么?▲ V

时序约束乱加一通,编译报错几千条看不懂

CAP Duplicate Pad Name OnpadsPad Free-1(-53.15mil,0mil) on Multi-Layer And Pad Free-1(-53.15mil,0mil) on Multi-LayerCAP Duplicate Primit

Compiler Off gridat 574.854,250怎么解决

那个 我这是随便瞎画的一个 但是为什么在vcc和GND那里会报错欸

请问,这是什么情况怎么解决啊

原理图编译“Net XX has only one pin”

哪位好心人帮我看下我纯新手 啥也不知道[CQ:emoji,id=128514]好像是 我直接用的老师发的好的 我找一找 谢谢