注意电感底部不要放置器件以及走线，底部的器件爱你可以往IC下面塞，整体布局还需要更改：注意绘制铜皮不要存在直角：铜皮尽量宽度均匀点，优化下：看下LDO输入的载流大小是多少，按照比例计算对应的线宽要多少满足载流，注意加粗线宽：焊盘扇孔进来调整

Altium Designer原理图电气连接的放置— 绘制导线及导线属性设置导线是用来连接电气元件、具有电气特性的连线。1．绘制导线（1）执行菜单命令“放置-线”，如图5-30中左图所示，或者也可以按快捷键“B，激活放置导线命令，使鼠标光标

​答：绘制多管脚原理图封装的时候可以进项批量放置管脚功能来进行绘制。

答：我们在进行PCB设计过程中，总会遇到这种问题，就是PCB文件之间的转换文件，从中提取封装或者查看走线等等，所以，这里我们讲解一下pads的文件如何导入到allegro软件中，具体的操作步骤如下所示：

在Allegro17.4版本中，视图菜单中有两个3D绘制工具——3D Viewer和3D Canvas：

PADS Layout软件异形表贴焊盘创建步骤1、首先打开Pads Layout软件点击“工具--PCB封装编辑器”进行封装的创建。如下图1所示2、点击“绘图工具栏--铜箔”先进行异形焊盘的绘制。如图2所示。图1 PCB封装编辑器的打开图

大家是否观察过，有一些人绘制的PCB，在GND层和电源层会进行一定程度的内缩设计，那么大家有没有想过为什么要内缩呢。需要搞清楚这个问题，我们需要来先了解一个知识点，那就是“20H”原则：20H原则主要是为了减小电路板电磁辐射问题提出来的，在

出现的原因：在原理图库中绘制了一个带有多个part的封装（HI3518EV200），但未设置PCB Footprint。在dsn空间的一个原理图内，通过Edit Part修改改器件的PCB Footprint时候，会因为dsn空间内的元器件封装与sch_lib.olb元件库的封装不同，导致会把修改后的封装保存到dsn空间内的Design Cache，并将名字修改为HI3518EV200_x。

在绘制原理图时，有时会遇到元器件管脚放置错误需要更改管脚位置，或者管脚名错误需要更改管脚信息的情况，一般情况可以直接去与原理图库进行更改，这里介绍一下如何在原理图中移动元器件管脚以及更改管脚名称？