- 全部
- 默认排序
通常在做大型项目的时候我们都会遇到网络管脚号的互换,将PCB网络进行修改,然后就不知道如何直接进行PCB网络反倒,就只能在PCB里面修改好的网络了。然后在原理图里面进行一个个进行网络修改,特别是遇到几百对差分信号的时候,这样的工作量是十分巨大的。如图 我在PCB中修改A的差分和B的差分的位置,我在PCB里面进行换PIN工作
Allegro半自动出换PIN表SKILL小程序1、 程序的加载a) 在命令窗口敲入skill loadi("MHY_AutoShow_sortedNetName.ile")b) 或在allegro.ilinit 中增加一行 loadi("
布线功能-换PIN
在高速PCB设计的过程中,针对FPGA设计而言,由于其具有大量的IO管脚,这通常会导致飞线交叉的情况变得相当普遍和复杂。为了简化布线过程并提高设计效率,一个常见的做法是将FPGA的IO管脚进行适当的调换。利用FanySkill中的“布线功能
很多工程师都有这样的经历吧,当客户发过来的原理图导进PCB时,很容易出现同一组网络相互交叉的情况,而这组网络在FPGA上对应的I/O口可交换,于是要换PIN,那么如何高效换PIN?1、原理图端预处理定义可交换引脚组:在元件属性中标注相同功能

扫码关注

















