想问一下这里面的字体的大小可以更改吗好像可以了

之前聊了《高效实现PCB自动布线的设计技巧和要点（上）》，得到不错的反响，为了能够帮助到更多的粉丝，今天来谈谈其系列的下篇。4、删除设计在删除设计阶段，要使自动布线工具能对元件引脚进行连接，表面贴装器件的每个引脚至少应有一个过孔，以便在需要

元件引脚的阵列摆放及设置

​当我们遇到管脚多且有规律排序的情况下时，Capture有一个引脚阵列的功能选项，能快速的直接摆放一排引脚。

Allegro的全称是Cadence Allegro PCB Designer，是Cadence公司推出的一个完整的、高性能印制电路板设计套件。通过顶尖的技术，它为创建和编辑复杂、多层、高速、高密度的印制电路板设计提供了一个交互式、约束驱动的设计环境。它允许用户在设计过程的任意阶段定义、管理和验证关键的高速信号，并能抓住今天最具挑战性的设计问题。Allegro印制电路板设计提高了PCB设计效率和缩短设计周期，让您的产品尽快进入量产（目前高速PCB设计用的最多工具，就是Allegro）。

VDD是我们在电路分析、芯片分析以及电子元件引脚分析时，经常会遇到的一个英文缩写。那么你了解他吗？本期电子技术术语大揭秘为大家详细分析。