直播结束后
扫码添加助教领取课件
背景介绍:
随着CPU芯片的迭代更新性能越来越强,同时对内存也提出了更高的要求,从DDR2到DDR5频率越来越高,信号的处理也越发重要,这节课带领大家一起实战处理DDR模块
直播大纲:
1、拓朴结构:
(1)fly by拓扑结构(2)T形拓扑结构
2、布局选择:
(1)并排贴(2)上下贴(3)错开贴
3、叠层分析:
(1)对称叠层 (2)非对称叠层
4、规则约束:
(1)物理规则约束(2)电气规则约束(3)区域规则约束
5、走线与电源规划处理
6、等长
![](https://api.fanyedu.com/uploads/image/23/c5348614bffe397b8e7056be06a5a0.jpg)
![](https://api.fanyedu.com/public/uploads/image/course/20191218/f08803906360a1a3855139165c79f39b.png)
![](https://api.fanyedu.com/public/uploads/image/course/20200119/1e1f1e86484b252c4bb93ba41fb451ec.png)
直播结束后
扫码添加助教领取课件
背景介绍:
随着CPU芯片的迭代更新性能越来越强,同时对内存也提出了更高的要求,从DDR2到DDR5频率越来越高,信号的处理也越发重要,这节课带领大家一起实战处理DDR模块
直播大纲:
1、拓朴结构:
(1)fly by拓扑结构(2)T形拓扑结构
2、布局选择:
(1)并排贴(2)上下贴(3)错开贴
3、叠层分析:
(1)对称叠层 (2)非对称叠层
4、规则约束:
(1)物理规则约束(2)电气规则约束(3)区域规则约束
5、走线与电源规划处理
6、等长