​如何保证电子电路的电源完整性？

在电路设计中，很多小白往往会关注信号的质量问题，常在信号线上进行研究设计，将电源和地等当做理想情况来处理，虽然大多数的电路设计结果是从信号完整性上体现出来，但我们不能忽略了电源完整性设计，因为它将直接影响到最终PCB板的信号完整性，而且在大多数情况下，影响信号畸变的主要原因是电源系统，所以保证电子电路的电源完整性很有必要，那么我们应该如何保证电子电路的电源完整性。

当高速器件的边缘速率低于0.5ns时，来自大容量数据总线的数据交换速率特别快，当它在电源层中产生足以影响信号的强波纹时，将会产生电源不稳定问题。当在电源层中产生足以影响信号的强波纹时，将会产生电源不稳定问题。当通过地回路的电流变化时，由于回路电感将产生一个电压，当上升沿缩短时，电流变化率增大，低反射电压增加。此时地平面（地线）已不再是理想的零电平，而电源也不是理想的直流电位。当同时开关的门电路增加时，地反弹变得更加严重。对于128位的总线，可能有50-100个I/O线在相同的时钟沿切换。这时，反馈到同时切换的I/O驱动器的电源和回地路的电感必须尽可能地低，否则，连到相同的地上的静止将出现一个电压毛刷。地反弹随处可见，如芯片、封装等，从而导致电源完整性问题。

措施：

从技术的发展角度来看，器件的上升沿将只会减少，总线的宽度将只会增加。保持地反弹在可接受的唯一方法是减少电源和地分布电感。对于芯片，意味着移到一个阵列晶片，尽可能多地放置电源和地，且到封装的连线尽可能短，以减少电感。对于封装，意味着移动层封装，使电源的地平面的间距更近，如在BGA封装中用的。对于连接器，意味着使用更多的地引脚或重新设计连接器使其具有内部的电源和地平面，如基于连接器的带状软线。对于电路板，意味着使相邻的电源和地平面尽可能地近。由于电感和长度成正比，所以尽可能使电源和地的连接线短将降低地噪声。

去耦电容：

我们都知道在电源和地之间加一些电容可以降低系统的噪声，但是到底在电路板上加多少电容？每个电容的容值多大合适？每个电容放在什么位置最好？类似这些问题我们一般都没有去认真考虑过，只是凭设计者的经验来进行，有时甚至认为电容越少越好。在高速设计中，我们必须考虑电容的寄生参数，定量的计算出去耦电容的个数以及每个电容的容值和放置的具体位置，确保系统的阻抗在控制范围之内，一个基本的原则是需要的去耦电容，一个不能少，多余的电容，一个也不要。