扫码关注
这里差分不耦合，线也走错层了
有差分不满足对内5mil的误差
这里可以这样包
还有线没连完
AD李磊—第五次作业USB3.0+TYPEC模块PCB设计作业评审
2023-12-12 16:53
1274
0
评论 0 收藏
侵权举报
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
您需要登录后才可以评论登录
热门评论0
相关文章
精彩课程
开班信息
设计指南
更多>>
热门面试题
更多>>
热门推荐
更多>>
未使用的CMOS输入脚悬空，程序没碰它为什么系统还会乱？
1
串联端接电阻放在哪儿？离驱动端太远，反射可能已经出发了
2
时钟频率并不高，辐射为什么还有高频峰？差模环路更怕快边沿
3
驱动强度开到最大， 波形为什么反而振铃？ FPGA引脚不是越强越稳
4
空间太挤，过孔能不能直接打在焊盘上？ 先分清漏锡、塞孔和工艺确认
5
波形测不对，开关电源可能越调越乱：测试点先把参考端定清楚
6
加了负反馈，增益为什么变小反而更稳？ 别把“放大倍数下降”当故障
7
3.3V和5V之间加颗MOS， 就能双向转换？ 这类电路只适合特定接口
8
公司要做PCB培训，怎么选择靠谱的机构？5个评估维度
9
电感啸叫别怪PWM芯片，90%是磁芯选型在作怪
10
华为Pura 70系列已实现90%零件国产化！
