Altium Designer在PCB封装库中放置的焊盘如何实现快速对齐

AD如何进行原理图差异对比？

AD系统自带的原理图库的路径是（AD20版本）C:\Users\Public\Documents\Altium\AD20\Library(默认安装在C盘，前面路径为软件的安装路径）后缀为IntLib 的文件就是。此文件为集成库文件，是把PC

AD 19 导出Gerber时出现 legend is not interpreted until output 的标准解决方法

在设计完成后，准备输出Gerber的时候，想要使用设计过的的Gerber模板导入PCB进行编辑，那么是如何设置导入的呢？其实导入Gerber模板跟导入其他的文件进入Altium Designer软件中的操作是一样的，换了一个文件的导入。1、

​AD19进行多人协作操作的要求：需要有一个共享磁盘进行文件共享。配置仲裁主机，用于分配规划区域。配置对应控制分机。

我们在编译完原理图之后有时会看见红色的波浪线，这些红色的波浪线时我们在编译后的错误显示，提示这个地方有错误。这时候我们只需要在“Messages”里面查看对应的错误类型并修改即可。

晶振布局处理不当，电容应该靠近芯片放置，并包地处理2.SD卡需要进行整组包地处理3.出线尽量从焊盘中间出线，此处可以在优化一下4.此处过孔尽量打在走线上或者直接删掉即可5.pcb上存在无网络过孔以上评审报告来源于凡亿教育90天高速PCB特训

​ 如图13，在PCB设计行业当中，特别是LED灯板行业，我们需要对LED灯珠进行圆弧等间距进行排列，如果我们每个器件都以计算清楚其坐标再进行放置的话会非常繁琐，那么我们有什么好的办法没有呢，Altium提供了一个非常简单的解决方案—极坐标

​原理图中只是电气性能在图纸上的表示我，可以对绘制图形进行水平或者垂直翻转而不影响电气属性。

Altium Designer走差分线出现网格是什么原因？答：如图1所示，在AD软件中走差分线出现网格主要是差分线的未耦合长度没有满足差分规则所导致的，未耦合长度指的是差分线中不满足差分间距的长度。图 1 差分走线出现网格走线当出现这种错误