单端网络是指在设计中只有一个网络端点，PCB出现这种情况应该对原理图进行编译检查，查看这个网络是否是单端网络，然后跟硬件工程师进行确认

PADS Logic 界面由标题栏、设计工作区域、菜单栏、工具栏、状态栏、项目浏览器和输出窗口组成

1 FPGA学习重点1. 看代码，建模型只有在脑海中建立了一个个逻辑模型，理解FPGA内部逻辑结构实现的基础，才能明白为什么写Verilog和写C整体思路是不一样的，才能理解顺序执行语言和并行执行语言的设计方法上的差异。在看到一段简单程序的

​在进行pcb设计的时候，我们经常会进行切换走线的线宽这一项操作。而我们的Allegro 软件中是默认记忆走线线宽的。这个的意思就是我们在连接下一个网络的时候，走线会默认使用连接上一个网络的线宽。那么，这个时候我们就会遇到一个很头疼的问题，就是我们在走电源线的时候需要加宽，但是走信号线的时候又要恢复对应走线线宽，又需要我们手动去进行修改，会很麻烦，所以我们就来看下走线记忆功能怎么去进行取消。