差分信号一定要等长处理吗?

提问于
2020-07-17 15:33

老师,问一下,差分信号一定要等长处理吗?
一般什么情况下需要
速度慢的是不是不需要

576 0 1

1 个回答

凡亿技术组黄老师

回答于 · 2020-07-18 09:51

差分线建议对内等长,一般差分线一般为高速信号,对内信号线等长,是为了保证信号的同步和一致性,如果一个线长度差值过大,导致接收端接收信号延迟时间超出冗余值,接收数据就会有错误!


0
举报

推荐问题

更多

如果是设计LED做铝基板,那么LED周边空白的地方是铺地好,还是不铺地好

CAP Duplicate Pad Name OnpadsPad Free-1(-53.15mil,0mil) on Multi-Layer And Pad Free-1(-53.15mil,0mil) on Multi-LayerCAP Duplicate Primit

Altium/Protel

如何修改AD走线时颜色的深浅?

2019-07-16 17:39

下图变浅了如何修改回来?

请问一下,AD20如何做等长啊 AD20和AD9.4这个显示功能显示好像有点区别AD20的Routed不显示线长,是因为我什么开关没打开吗?

老师常用的查错在工程选项中有那些就足够用了

你可能感兴趣的文章

更多

Altium Designer如何在原理图库中快速处理元器件管脚

我们经常会碰到器件管脚过多,顺序又各不相同的情况,快速处理原理图元器件管脚如下文!

2020-04-01 09:32
浏览数2137
中国大陆和美国在AI芯片领域立于不败之地

中国大陆和美国在AI芯片领域立于不败之地

人工智能芯片可在低功耗状态下同时处理大量数据,计算能力相当于非人工智能芯片的1000倍,工作性能和工作效率远高于非人工智能芯片,逐渐成为许多国家政府、跨国公司首要考虑的芯片。新手必看:>>凡亿教育人工智能入门详解根据韩国知识产权局发布的人工

2022-03-24 16:05
浏览数94
8月份动力电池领域重要事件汇总

8月份动力电池领域重要事件汇总

8月份动力电池领域重要事件汇总-8月4日,上交所正式受理厦钨新能源科创板上市申请,厦钨新能源开启科创板冲刺之旅。根据厦钨新能源提交的招股说明书,该公司拟募资15亿元用于年产4万吨锂离子电池材料产业化项目。

2017-01-01 00:00
浏览数591

为什么电源要设置+3.3V?

电源是将其它形式的能转换成电能的装置。电源自“磁生电”原理,由水力、风力、海潮、水坝水压差、太阳能等可再生能源,及烧煤炭、油渣等产生电力来源。常见的电源是干电池(直流电)与家用的110V-220V 交流电源。

2020-07-07 10:13
浏览数1486

原理图页名及离页连接符页名的添加

在一个工程中如果原理图过多,我们可以通过给原理图用数字排序来更加方便我们进行设计

2020-09-12 11:10
浏览数1669

行业洞察 I SiP的前世今生(三):如何规划与构建?

封装设计有许多处理方法: 采用以机械引线框设计封装本身 采用可布线的有机和陶瓷基板设计封装,这是一种PCB风格的设计流程 设计2.5D硅中介层、嵌入式桥和扇出型晶圆级封装(FOWLP)的混合设计流程 采用集成电路类设计流程设计具有硅穿孔(通常)的3D集成电路

2020-07-12 22:44
浏览数1464
5G下载速率是4G十倍以上,比Wi-Fi快70%

5G下载速率是4G十倍以上,比Wi-Fi快70%

随着无线网络迭代更新,以5G为主的新兴技术席卷全球,5G已成为国内外的兵家必争之地,作为5G赛道上的领头人,我国5G发展怎么样?国内5G用户实际体验怎么样?5G时代,大家都在学的高端技术来>>《多频终端天线 4G/5G手机天线设计实战》近日

2022-05-07 10:58
浏览数47

差分处理方法详解与信号分析

差分线是PCB设计中非常重要的一部分信号线,信号处理要求也是相当严谨,今天为大家介绍下差分信号的原理以及其在PCB设计中的处理方法。

2020-01-07 09:54
浏览数1645

【ORACD原理图设计90问解析】第62问 Orcad绘制的原理图输出PDF文件的的页码顺序是怎么决定的?

答:我们通过Orcad软件绘制完成原理图以后,会进行检查或者是发给别的工程师进行检查,这是需要将原理图文件打印成pdf文件,在打印的时候,我们发现一个问题,就是有时候输出的pdf的排序并不是按照我们原理图的排序,而是乱的。这时候就会有这样的一个疑问,我们输出的pdf文件的页码顺序是怎么决定的呢,应该怎么排,我们输出的pdf文件的页码顺序才是按照原理图的来的呢,下面我们就给大家介绍下:第一步,我们首先打开任意一份原理图,或者是新建的原理图,只要指定Title Block的路径,在原理图的右下角都是

2021-02-03 14:49
浏览数767
 AD中工作区域的全屏与退出

AD中工作区域的全屏与退出

平时长时间的在PCB界面进行设计操作,会让很多设计者的视觉觉得比较疲惫,想要对PCB界面去进行工作区域的一个全屏的效果。以致于在长时间的设计过程中让视觉达到一个最舒适的程度。

2020-07-08 14:31
浏览数8149