方波电路如图所示:我们可以将此处的电路分成三个部分来进行理解，第一个蓝色部分属于我们的负反馈网络，第二个部分是我们的橘黄色的部分，我们可以看做是我们的一个正反馈网络，第三个部分也就是我们的运放的主要的比较的核心部分。 首先我们知道我们的V-大于我们的V+，则我们的运放的输出的电压接近于我们的VCC的输出，同时当我们的V-小于我们的V+，则我们的运放的输出的电压就接近于我们的一个负的VCC电压。理想状态当我们的电路的上电的一瞬间，电路内部的同相V+=V-=0V，也就是说两点点位相等，运放输出为0V状态。 但是实际上我们的电路的出厂的设置是有一个VOS失调电压，如果失调电压为正，则会有一个向上的一个方波趋势，当我们的失调电压为负的时候，则会有一个向下的方波趋势。假设我们的一个方波的一个趋向是一个向上的方波，也就是上电之后的先是VOS是一个向上的趋势。  我们现在看我们的这个反馈回路，当我们的运放输出高电平的时候，由于电阻分压同相端电平V+=5V，我们看下我们的反向输入端，电阻和电容组成，组成一个RC充电电路，我们可以直接看做成我们一个10V的一个充电电压。我们的同相的端的网络的电压是一个瞬间变化，也就是说会随我们的输出端的变化，我们也可以这样去理解，由于电阻是一个电流电阻同相位关系的这么一个功率元器件。而我们的负反馈的部分由于电容的缓慢过程，电容的充放电的过程，当我们的充电到我们的1S后，我们的同相输入端还是我们的5V,但是我们的反向输入端的电压是随着时间的变化而进行变化增加，从而我们的运放的比较过程从我们的V-小我们的V变化到我们的V-大于我们的V+。   

操作方法如下所示：第一步，按照前面所述的方法，新建一个库文件，绘制好外形框；第二步，点击右侧边栏Place Pin Array，按一定排列顺序来放置管脚，如图2-66所示，      图2-66放置序列管脚示意图第三步，弹出的Place Pin Array属性框编辑需要放置管脚的个数数目以及属性即可，参数设置含义如下所示：l Starting Name：起始管脚的名称，这个先设置数字，后面编属性统一更改；l Starting Number：起始管脚的编号，表示从哪个管脚开始编号；l Number Of Pins：需要放置管脚的数目；l Increment：数目递增量，从开始编号开始，后续的管脚递增量；l Pin Spacing：放置焊盘之间的间距；l Shape：管脚长度，这里选择Line属性即可，特殊的后面调整；l Type：管脚类型，这里选择无源的Passive，特殊的后面调整。第四步，设置完成以后，点击ok选项，放到创建好的库文件的外形框上，放置好了以后，调整外形框大小，管脚位置，再统一编辑属性即可。（以上内容来源于凡亿教育）报名链接：https://www.fanyedu.com/zhibo/96.html【直播简介】：初学者或layout工程师对自己设计的pcb板有着严格要求的，想学习3D封装却又不知如何开展的，手上有3D模型不知道如何导入的。本次直播给大家细心讲解这几种问题，提升大家的pcb板美观效果。【直播大纲】：1、什么是3D封装，有什么优势2、介绍几种3D模型的制作方法3、如何将3D模型导入pcb中4、制作模型和导入时有哪些注意事项5、PCB 3D效果的展示6、交流互动，问题解答【直播福利】：1、四层达芬奇开发板的整版3D文件【共37个模型】。2、赠送3D模型对应的datasheet资料，可对照学习使用。3、一年无限次免费回放，学习不耽误。【讲师介绍】：贾老师：凡亿教育特邀资深技术讲师、一线项目研发，PCB联盟网Allegro栏目特聘版主，熟练掌握Allegro电子设计软件操作。具有5年高速PCB设计实战经验专长于pcb layout封装，3D封装，以及原理图制作。帮助上万名学员解答PCB封装相关疑问。其专业、认真细致的态度受到学员的一致好评。

618活动通道已开启小伙伴们是否已经将心爱之物加入购物车了呢2020年因为疫情的原因诸多中小企业没能熬过“寒冬”也让我们明白了强化自身能力的重要性那对于PCB工程师来说提升自己的正确方式有哪些？凡亿教育618攻略1、全场PCB单品课程8折 2、全场PCB套餐课程85折 3、购代金券再下单折上再减50元  ▶保存图片打开淘宝购买代金券 ▶618当天前50名下单（满500元）赠送PCB直尺套餐 （直尺实拍）推荐好课PCB入门or进阶没人带？【F系列】带你打开高薪大门 618狂欢直降105元 （保存图片打开淘宝）想学PCB苦于没有老师傅带？10年+老工程师【弟子计划】职场菜鸟精进为画板大神第一步 618狂欢直降300元（保存图片打开淘宝）一个人画板太孤独？PCB线上特训营等你加入 618狂欢直降200元 （保存图片打开淘宝）凡亿教育618狂欢正在直播中，直播间更有特惠好礼等你

PCB设计中的20H原则，是指电源层相对地层内缩20H的距离，H表示电源层与地层的距离。当然也是为抑制边缘辐射效应。在板的边缘会向外辐射电磁干扰。将电源层内缩，使得电场只在接地层的范围内传导，有效的提高了EMC。若内缩20H则可以将70%的电场限制在接地边沿内；内缩100H则可以将98%的电场限制在内。我们要求地平面大于电源或信号层，这样有利于防止外辐射干扰和屏蔽外界对自身的干扰，一般情况下在PCB设计的时候把电源层比地层内缩1mm基本上就可以满足20H的原则。那在PADS Layout软件当中怎么来设置内电层内缩？操作步骤如下： 1.设置菜单下拉列表下——点击“设计规则”  2.弹出的“规则”对话框中，点选“条件规则” 3.弹出的“条件规则设置”对话框中，点击“创建”，把GND 地层和 PWR 层添加到“现有网络集”对话框中去。 4.选中“GND02”层，点击”矩阵’，弹出的“安全间距规则’对话框中，可以看到GND层板到铜箔的距离是20mil。 然后同上选中”pwr03”层，点击“矩阵”,弹出的”安全间距规则“对话框中，把这一层的板到铜箔的距离改为40mil。设置完成之后，灌上铜，就能看到电源层的铜比地层的铜内缩了20mil的距离了。

现在市面上用的最多的是，Orcad软件绘制原理图，Allegro软件绘制PCB版图。我们现在讲解一下怎么使用Orcad软件将绘制好的原理图，输出第一方的网表，然后将第一方的网表导入到Allegro软件中，具体操作如下：第一步，选中原理图根目录，执行菜单命令Tools-Create Netlist，创建网表，如图6-26所示； 图6-26  使用Orcad软件创建第一方网表示意图第二步，执行上述命令之后，会弹出如图6-27所示的界面，在此界面中选择PCB Editor，进行第一方网表的输出，下面的选项都不用勾选其它选项，点击确定输出第一方的网表，这样会在当前原理图的文件夹下面，产生一个Allegro的文件夹，里面就是输出的第一方的网表； 图6-27  输出网表设置界面示意图第三步，网表输出成功以后，然后新建一个新的PCB文件，进行网表的调入，执行操作File-Import导入，在下拉菜单中选择Logic命令，进行网表的调入，如图6-28所示； 图6-28  网表调入Allegro软件示意图第四步，执行上述操作之后，会弹出如图6-29所示的界面，导入Allegro软件的第一方网表需要选择Cadence界面，到入网表的类型选择第二项：Design entry CIS，下面的导入路径，需要选择到文件夹路径，一般网表的存放路径都是Allegro文件夹，这里选择到Allegro文件才可以； 图6-29  网表调入参数设置示意图第五步，按照上述如图6-29所示的参数设置，将网表调入的路径以及参数设置完毕，点击右上角的Import Cadence，就可以将第一方的网表导入到Allegro软件中，导入完毕后会弹出提示对话框，没有错误表示网表已经成功导入，有错误的话，表示导入是有问题的，没有导入成功，需要讲错误解决掉，在重新导入。（以上内容来源于凡亿教育）

对于嵌入式这个行业来说,我想可以从很多地方都能看出来这门开发是怎样的一个情况。嵌入式系统是一种专用的计算机系统,作为装置或设备的一部分。国内普遍认同的嵌入式系统定义为，以应用为中心,以计算机技术为基础,软硬件可裁剪,适应应用系统对功能、可靠性、成本、体积、功耗等严格要求的专用计算机系统。举些例子,手机、电子时钟、智能报警装置、自动监控器、出租车计费器等等都属于嵌入式系统。那么我们了解嵌入式开发之后，大家知道嵌入式开发使用最多的语言是什么吗?目前嵌入式开发的难度随着实验平台的不断发展而变得越来越容易，即使没有太多的硬件知识也可以进行嵌入式开发，这无疑降低了开发门槛，也促进了嵌入式开发的发展。通常情况下，实验平台都会自带操作系统和开发环境，在连接到PC之后就可以进行嵌入式开发了。目前，在嵌入式系统开发过程中使用的语言种类有很多，但仅有少数的几种语言得到了比较广泛的应用，主要有C语言、Python和JavaScript等几种。在编程语言方面C语言还是使用最多的一种，一方面原因是C语言在嵌入式领域有广泛的支持，另一方面原因是C语言可以进行更为底层的操作，而且执行的效率比较高，对于硬件资源通常并不丰富的嵌入式设备来说，采用C语言是个比较现实的选择。C语言是典型的面向过程的编程语言，在难度上并不高，而且嵌入式开发培训往往都有大量的案例可以参考，这也降低了学习的难度。除了C语言之外，Python和JavaScript也是嵌入式开发领域比较常见的开发语言，由于目前Python的发展势头比较好，所以对于程序员来说，学习一下Python语言也是一种不错的选择。毫无疑问，C语言作为一种“低层次”的语言，已经成为嵌入式开发语言的最佳选择。大家觉得呢？

物理规则包括设置线宽和指定过孔库等的属性规则，在设置规则之前，需要把层叠等参数设置好。默认的为default规则。Default规则是指铺铜的单线50Ω阻抗的信号线规则，通常需要设置以下参数。 （1）Line width：线宽根据阻抗计算结构进行设置，Min问默认线宽，Max为允许的最大线宽，默认为0表示不限制最大线宽，通常Min的数值不小于4mil。（2）Neck：信号线局部变细的线宽值，在Min Width中输入的值即为允许信号线最小的线宽值，同时在Max Length中的值为neck模式允许的最大走线长度，超出这个长度将会在信号线上有一个DRC报错，通常该数值 不小于3mil。（3）Via：设置过孔的名称，单击后再弹出的对话框中选择封装库中合适的过孔，通常通孔板的过孔钻孔尺寸不能小于8mil，通常选择10mil过孔，对板厚较大的板子，注意板厚孔径尽量不超过1:8。（4）Allow：常规情况下，推荐把Pad-Pad Connect设置为NOT-ALLOWED,不允许焊盘重叠和过孔上焊盘，如果散热焊盘上需添加过孔，可设置为VIAS-PINS-ONLY。通常还会根据板子的实际情况设置power规则、BGA规则等。（5）Min Line Spacing：差分线对内最小间距（边缘间距，下同），实际布线间距若小于此参数将会报错，最小间距必须比其他两项数值小。（6）Primary Gap：差分线对内默认的间距，，premiere会按照此参数布线。（7）Neck Gap：neck模式的差分线对内间距，信号线采用neck模式布线时将按照此参数布线。（8）（+）tolerance和（-）tolerance，可以不用设置，如需设置，通常设置值为板子的精度，如精度2位的设置为0.01，设置了这两个以后，需把Min Line Spacing设置得比Neck gap至少小0.01。

我们在使用Allegro进行PCB的绘制时，有时候需要将整个模块放置到背面去，也就是进行镜像，镜像的不仅仅是器件，还有走线、过孔等元素，这里我们就介绍一下，在Allegro软件如何将一个做好的模块，整体镜像到另一面，具体操作如下：第一步，将已经布局布线的模块，创建一个Group，执行菜单命令Setup-Application Mode，进行模式的选取，在下拉菜单中选择Placement Edit布局模式，如图6-15所示； 图6-15 模式选择设置示意图第二步，在Find面板中选择Symbols，其它选项都不要进行勾选，进行模型的创建，如图6-16所示； 图6-16 Find面板参数设置示意图第三步，选择好器件以后，在PCB中鼠标左键框选已经做好的模块的元器件，全部选中，这样元器件会呈现出临时选中的颜色，如图6-17所示； 图6-17  选择好元器件设置示意图第四步，选择好元器件之后，点击鼠标右键，在下拉菜单中选择创建模型，菜单命令为：Place replicate create，如图6-18所示；第五步，点击创建模型以后，整个模块本身的走线，铜皮、过孔等元素会自动被选中一些，有部分没有被选中，我们需要将整个模块的元素全部选中，在Find面板中勾选cline、Vias、Shape等，在PCB使用是鼠标左键框选模块的所有元素，将其全部选中； 图6-18  模型创建示意图第六步，选中所有的元素以后呢，在PCB空白的地方点击鼠标右键，下拉菜单中选择Done，结束模块元素的选取；第七步，选取完元素之后，点击鼠标左键，会弹出如图6-19所示的对话框，模型保存的界面，我们将这个已经创建好的模型进行保存即可，名称可以自由定义，方便查询即可； 图6-19  模型保存示意图第八步，将Groups组做好之后，我们执行镜像的命令,Edit-Mirror命令，在Find面板中选择Groups组，如图6-20所示； 图6-20  镜像模组设置示意图第九步，执行镜像命令之后，如图6-21所示，镜像前后的对比示意图，这样整个模块就全部到另一面去了，包括元器件、走线、过孔等全部元素。  图6-21  模组镜像前后对比设置示意图 （以上内容来源于凡亿教育）

1.1 以太网口概述以太网（Ethernet）是一种计算机局域网组网技术，该技术基于IEEE制定的IEEE 802.3标准，它规定了包括物理层的连线、电信号和介质访问层协议的内容。以太网是当前应用最普遍的局域网技术。Ethernet的接口是实质是MAC通过MII总线控制PHY的过程。以太网接口电路主要由MAC控制器和物理层接口（Physical Layer，PHY）两大部分构成，目前常见的以太网接口芯片，如LXT971、RTL8019、RTL8201、、CS8900、DM9008 等，其内部结构也主要包含这两部分。一般32位处理器内部实际上已包含了以太网MAC控制，但并未提供物理层接口，因此，需外接一片物理层芯片以提供以太网的接入通道。常用的单口10M/100Mbps 高速以太网物理层接口器件主要有 RTL8201、LXT971等，均提供MII接口和传统7线制网络接口，可方便的与CPU接口。以太网物理层接口器件主要功能一般包括：物理编码子层、物理媒体附件、双绞线物理媒体子层、10BASE-TX 编码/解码器和双绞线媒体访问单元等。1.2 RJ45的典型应用RJ45常用于路由器、工业控制板、消费TV-Dangle以及一些特殊平板案例里面。图1 常见RJ45接口的应用案例1.3 以太网的典型电路设计常见RJ45接口可以分为集成型（集成网络变压器和RJ45）和非集成型（网络变压器和RJ45分离）两种。①集成网络变压器的RJ45设计方式图2 集成型RJ45接口②变压器分离的的RJ45设计方式图3 非集成型RJ45接口1.4 布局要求1）变压器和RJ45接口分离的情况下，如图4所示，RJ45接口和变压器之间的距离尽可能的缩短（在满足工艺要求的情况下）；                             图4 变压器和RJ45接口的间距2）以太网转换芯片PHY和变压器之间的距离也应该尽可能的短，距离一般不超过5inch，若RJ45接口自带变压器，则以太网转换芯片尽可能的靠近RJ45接口放置，如5所示。图5 PHY芯片的间距要求3）如图6所示交流端接电阻的放置，一般先按照芯片手册推荐的放置，有的芯片会要求放置在以太网转换器端，如没有特殊要求，就靠近以太网转换芯片放置；图6 交流端接电阻的放置4）复位电路信号应当尽可能的靠近以太网转换芯片，如果可能的话应当远离TX+/-、RX+/-差分信号和时钟信号；5）时钟电路应当尽可能的靠近以太网转换芯片，远离电路板的边缘以及其它高频信号、IO端口走线和其它磁性元器件；根据以上布局要求，总体布局示意可以归纳如图7所示图7 RJ45布局总体示意图1.5 布线要求1）TX+,TX-和RX+,RX-尽量走表层，这两组差分对之间的间距至少4w以上,对内的等长约束为5mil,两组差分对之间不需要等长，如图4-22。 图8 RX、TX差分布线要求2）考虑到变压器为干扰源，变压器下面所有层需要进行挖空处理，挖到变压器的丝印即可，不用挖到焊盘，如图9。图9 变压器本体下面挖空3)PHY芯片到CPU的发送部分（ GTX_CLK\TX_EN\TX_ER\TXD[7:0]）和接收部分（GRX_CLK\RX_DV\RX_ER\RXD[7:0]）要分开布线，不要将接收和发送网络混合布线、线与线直接的间距满足3W，RX和TX分别等长，等长范围在100mil，阻抗控制50欧姆。4）电源信号的走线，包括退耦电容的走线、电源线、地线应保持短而宽，退耦电容上的过孔直径最好稍大一点，每一个电容都应该有一个独立的过孔到地，不要共用地过孔；5）交流端接一般要通过电阻以后再连接到芯片或者变压器上面，不允许有STUB线的出现；6）对于千兆以太网的差分对，要优先选择最优的信号层进行布线，过孔的数量不要超过两个，并且打孔换层的时候，要在200mil的范围内增加回流地过孔，如图10。图10 回流孔的放置4）电源和地的处理原则：RJ45底盘接地和数字地通过一个1M欧姆的电阻和一个0.1uF的去耦电容隔离。其底盘接地和数字地的间距，必须比60mil宽。如图11及图12所示。图11 典型变压器集成单RJ45的机箱/数字地平面图12 典型RJ45和变压器分开的机箱/数字地平面‚所有不同的电源电压的的数字和模拟电源平面应当隔离。如图13及图14所示。图13 典型变压器集成单RJ45的数字/模拟电源平面图14  典型RJ45和变压器独立的数字/模拟电源平面提示小助手：从以太网物理层接口器件过来的信号接往RJ45网口插座时需要注意：金属机壳以及与印制板相连的金属前面板应与印制板内部电路（包括信号和地线层）隔离至少 5mm 以上，印制板静电电流泄放通路的地应优先选择机壳地，板上的金属部件和金属接插件能就近接机壳的应就近接机壳，无法就近接机壳的接静电保护地环或工作地,工作地应是大面积的地层。凡亿课堂（www.fanyedu.com），是凡亿旗下开放式电子学习及技术问答平台，包含电子设计技术课程、凡亿问答、技术专刊、名师直播等版块，横跨知识分享和在线教育两大领域。内容覆盖了嵌入式、单片机、电源设计、模拟技术、PCB设计、PCB仿真、软件开发、Lab应用、IC设计等细分领域品类，汇聚了上百网师，利用平台的在线教学课堂，构建专业电子学习生态圈，方便电子行业学员无界交流。

数字电路除了能够满足其时序要求外，需要更多关注的是数字电路对一些关键参数的满足，特别是对于边沿敏感的器件，满足不了其上升时间的要求，则芯片工作将会出现异常。调试的过程中发现一款D触发器构成的一键开关机电路存在问题 问题是不接时钟输入端的对天和对地的10nF电容，一键开关机电路工作接近正常，只是有时候出现按键抖动造成的误触发和触发不可靠的问题，当用示波器边沿触发测量按键按下时的波形时发现，当不接对天和对地的那两个电容时，按键按下后的D触发器时钟输入端的波形的上升时间大致为0.5us（500ns），一键开关机电路正常工作；当将对天和对地的电容焊接上之后，示波器测得上升时间在4us以上，一键开关机电路毫无反应。由此可以断定问题就出自这连个电容上边，这两个电容造成按键按下时的上升沿的陡峭程度（科学的术语应该是上升时间）变化，当这个上升沿变得不陡峭时，上升沿触发的D的时钟输入端的输入上升沿满足不了D触发器对上升时间的要求，进而造成不触发，因而一键开关机电路不工作，当换了一些容值较小的电容器后，如换位9pF的，3.3pF的、和能找到容值为0.5pF的电容后，一切工作正常。　　由此可见，数字电路的关键参数确实会影响电路工作的正确性，当电路工作不正常时，首先应该想到的是电路的电压是否正常，芯片是否发热，逻辑表是否满足，电路的时序是否正确，电路的关键参数是否满足，一步一步地查找问题和解决办法，在此期间，很有可能需要借助一些仪表和仪器，如示波器、万用表，网络分析仪、逻辑分析仪等。